CRYSTALWALLET

BITCOIN-ONLY · AIR-GAPPED · OPEN SOURCE

Die nächste Generation sicherer Hardware-Wallets. Entwickelt in Deutschland von Crystalwallet UG — kompromisslose Sicherheit durch vollständige Netzwerkisolierung, kryptographische Hardware-Chips und transparenten Open-Source-Code.

TECHNOLOGIE

EARLY ACCESS

UNSERE PROJEKTE

Zwei bahnbrechende Projekte. Eine Mission.

🔐

Crystalwallet V.0.01

HARDWARE WALLET

Bitcoin-only, vollständig air-gapped Hardware Wallet. STM32U5G9 ARM Cortex-M33 mit TrustZone, zwei verschiedene Secure Elements (TROPIC01 + ATECC608A), 4″ Display, QR-Scanner für Offline-Transaktionen. 6-Layer PCB, entwickelt in Deutschland.

MEHR ERFAHREN →

⚛️

SecureQ-Core

POST-QUANTUM CHIP IP

Post-Quantum Cryptography ASIC IP-Core. Quantenresistente Kryptografie-Hardware für die nächste Generation sicherer Systeme. CRYSTALS-Kyber und Dilithium Algorithmen, optimiert für minimalen Stromverbrauch und maximale Sicherheit.

MEHR ERFAHREN →

HARDWARE SPECS

Kompromisslose Sicherheitsarchitektur

⚡

STM32U5G9

ARM Cortex-M33 mit TrustZone, UFBGA-144, Ultra-Low-Power MCU mit Hardware-Kryptobeschleuniger

🛡️

TROPIC01

Tropic Square Open-Source Secure Element, SPI-Interface, QFN-32, transparente Sicherheit

🔒

ATECC608A

Microchip Secure Element, I2C mit galvanischer Isolation (ADUM1250), ECDSA/ECDH

📷

QR Air-Gap

GM67 Scanner, Offline-Transaktionen via QR-Code, kein USB-Daten

SICHERHEITSARCHITEKTUR

Warum air-gapped?

🔌 Kein USB-Daten

USB-C nur für Strom — Datenleitungen physisch nicht geroutet. SMBJ5.0A TVS-Schutz am VBUS. Remote-Angriffe sind hardwareseitig unmöglich.

🔒 Zwei verschiedene SEs

TROPIC01 (Open-Source, SPI) + ATECC608A (I2C mit ADUM1250 galvanischer Isolation). Zwei unabhängige Sicherheitschips verschiedener Hersteller.

📡 6-Layer PCB

Dedizierte Ground- und Power-Planes für EMI-Abschirmung. Signalisolation zwischen sensitiven Bereichen. Ferrite-Bead-Filterung.

🛡️ TrustZone MCU

STM32U5G9 mit ARM TrustZone: Hardware-Trennung zwischen sicherer und nicht-sicherer Firmware-Ausführung. Kein JTAG nach außen.

PQC CHIP DESIGN

SecureQ-Core — ASIC Layout

Post-Quantum Cryptography ASIC — synthetisiert und geroutet mit OpenROAD auf NanGate45 PDK. 176K Instances, 113 MHz, 0 Setup-Violations.

SecureQ-Core Full Chip Layout — NanGate45 PDK, alle Routing-Layer und IO-Ring sichtbar

CHIP LAYOUT 176K Instances · NanGate45 · 20.1% Utilization

SecureQ-Core IR Drop Heatmap — Spannungsabfall-Analyse mit 0.28mV Maximum

IR DROP ANALYSIS 0.28mV Max Drop · Power Grid Verified

SecureQ-Core Clock Tree Visualization — Dual-Clock JTAG und System-Takt

CLOCK TREE Dual Clock · JTAG + System · CTS Balanced

SecureQ-Core Congestion Heatmap — Routing-Dichte mit 0 DRC Violations

CONGESTION MAP 0 DRC · 0 Antenna · 8.79ns Slack

NEWSLETTER

Bleib informiert

Erhalte Updates zu Entwicklung, Roadmap, technischen Details und Early Access Möglichkeiten.

KONTAKT

Schreib uns

Fragen zu Crystalwallet, SecureQ-Core oder Partnerschaften? Wir freuen uns über deine Nachricht.

← Zurück